Diferenzas entre revisións de «Intel 4004»

m
m (r2.7.1) (Bot: Engado: el:Intel 4004)
*[[Encapsulado]] [[Dual in-line package|CERDIP]] de 16 pines
*Máxima [[Frecuencia de reloxo|velocidade do reloxo]] 740 [[kilohercio|KHz]]
*Usa [[Arquitectura Harvard]], é dicir, almacenamientoalmacenamento separado de programas e datos. Contrario á maioría dos deseños con arquitectura de Harvard, que utilizan buses separados, o 4004, coa súa necesidade de manter baixa a conta de pines, usaba un bus de 4 bits [[multiplexado]] para transferir:
**12 bits de direccións (direccionando ata 4 KB)
**Instrucións de 8 bits de ancho
95

edicións